Soporte de funciones en perfiles particulares
1. nivel
Cuando el término se usa en el estándar, "nivel" es un conjunto específico de restricciones que indican el grado de desempeño del decodificador requerido por el perfil. Por ejemplo, el nivel de soporte en el archivo de configuración especifica la resolución de imagen máxima, la velocidad de fotogramas y la velocidad de bits que puede usar el decodificador. Un decodificador que se ajuste a un nivel dado debe poder decodificar todos los flujos de bits codificados para ese nivel y todos los niveles inferiores.
Niveles con valores máximos de propiedad
La velocidad de bits máxima de High Profile es 1.25 veces la de los perfiles de línea base restringida, línea base, extendida y principal; Hi10P es 3 veces, Hi422P / Hi444PP es 4 veces.
El número de muestras de luminancia es 16 × 16 = 256 veces el número de macrobloques (y el número de muestras de luminancia por segundo es 256 veces el número de macrobloques por segundo).
2. Búfer de imagen decodificada
Los codificadores H.264 / AVC utilizan imágenes previamente codificadas para proporcionar predicciones de valores de muestra en otras imágenes. Esto permite al codificador tomar decisiones eficaces sobre la mejor forma de codificar una imagen determinada. En el decodificador, estas imágenes se almacenan en una memoria intermedia de imágenes decodificadas virtual (DPB). La capacidad máxima de DPB, en unidades de tramas (o pares de campos), como se muestra entre paréntesis en la columna derecha de la tabla anterior, se puede calcular de la siguiente manera:
DpbCapacity = min (piso (MaxDpbMbs / (PicWidthInMbs * FrameHeightInMbs)), 16)
Donde MaxDpbMbs es el valor constante proporcionado en la siguiente tabla en función del número de nivel, y PicWidthInMbs y FrameHeightInMbs son el ancho de la imagen y la altura del cuadro de los datos de video codificados, expresados en unidades de macrobloques (redondeados a un valor entero y recortados) y emparejamiento de macrobloque (si corresponde)). Esta fórmula se especifica en las secciones A.3.1.hy A.3.2.f de la edición 2017 de la norma.
Debido a que la codificación y decodificación H.264 requieren una gran cantidad de potencia informática en ciertos tipos de operaciones aritméticas, las implementaciones de software que se ejecutan en CPU de propósito general generalmente consumen menos energía. Sin embargo, la última CPU x86 de propósito general de cuatro núcleos tiene suficiente potencia informática para realizar codificación SD y HD en tiempo real. La eficiencia de la compresión depende de la implementación del algoritmo de video, no de si se implementa mediante hardware o software. Por lo tanto, la diferencia entre las implementaciones basadas en hardware y las basadas en software depende más de la eficiencia energética, la flexibilidad y el costo. Para mejorar la eficiencia energética y reducir el factor de forma del hardware, se puede utilizar hardware dedicado para el proceso completo de codificación o decodificación, o para la asistencia de aceleración en el entorno de control de la CPU.
Se sabe que las soluciones basadas en CPU son más flexibles, especialmente cuando la codificación debe realizarse en múltiples formatos, múltiples tasas de bits y resoluciones (video de múltiples pantallas) al mismo tiempo, y pueden tener características adicionales como soporte de formato contenedor, avanzado integrado características publicitarias, etc. Las soluciones de software basadas en CPU generalmente facilitan el equilibrio de carga de varias sesiones de codificación simultáneas dentro de la misma CPU.
El procesador Intel "Sandy Bridge" Core i3 / i5 / i7 de segunda generación presentado en CES (Consumer Electronics Show) en enero de 2011 proporciona un codificador H.264 Full HD de hardware en chip llamado Intel Quick Sync Video.
El codificador de hardware H.264 puede ser un ASIC o FPGA.
Los codificadores ASIC con funciones de codificador H.264 están disponibles en muchas compañías de semiconductores diferentes, pero los diseños principales utilizados en los ASIC generalmente se obtienen de algunas compañías como Chips & Media, Allegro DVT, On2 (anteriormente Hantro, adquirido por Google) Licencia, Tecnologías de la imaginación, NGCodec. Algunas empresas tienen productos FPGA y ASIC.
Texas Instruments (TI) produce una serie de núcleos ARM + DSP que ejecutan codificación 1080p DSP H.264 BP a 30 fps. Esto permite la flexibilidad del códec (que se implementa como un código DSP altamente optimizado) a la vez que es más eficiente que el software en las CPU de uso general.
2. licencia
Ver también: Microsoft Corp. v. Motorola Inc. y Qualcomm Inc. v. Broadcom Corp.
En los países que mantienen patentes de algoritmos de software, se espera que los proveedores y usuarios comerciales de productos que utilizan H.264 / AVC paguen tarifas de licencia de patentes por la tecnología patentada utilizada en sus productos. Esto también se aplica al perfil de línea de base.
Una organización privada llamada MPEG LA, que no está afiliada a la organización de estandarización MPEG, administra las licencias de patentes aplicables al estándar, así como el grupo de patentes del sistema MPEG-2 Part 1, MPEG-2 Part 2 Video y MPEG -4 Parte 1. Video de 2 partes, HEVC, MPEG-DASH y otras tecnologías. La patente estadounidense MPEG LA H.264 durará al menos hasta 2027.
El 26 de agosto de 2010, MPEG LA anunció que nunca cobraría regalías por video de Internet codificado en H.264 gratuito para los usuarios finales. Todas las demás regalías todavía existen, como las regalías sobre los productos que decodifican y codifican video H.264 y los operadores de televisión gratuita y canales de suscripción. Los términos de la licencia se actualizan en bloques de 5 años.
El estado real de la patente legal expiró a finales de 2018, con un total de 123 páginas.
En 2005, Qualcomm, el cesionario de la Patente de EE.UU. 5,452,104 y la Patente de EE.UU. 5,576,767, demandó a Broadcom en el Tribunal de Distrito de EE.UU., alegando que Broadcom infringió estas dos patentes al fabricar productos que cumplen con el estándar de compresión de video H.264. En 2007, el Tribunal de Distrito dictaminó que las patentes no se podían hacer cumplir porque Qualcomm no reveló estas patentes a JVT antes de que se publicara el estándar H.264 en mayo de 2003. En diciembre de 2008, el Tribunal de Apelaciones del Circuito Federal de EE. UU. Confirmó la orden de patentes inaplicable del tribunal de distrito, pero emitió instrucciones al tribunal de distrito para limitar el alcance inaplicable a los productos que cumplen con el estándar H.264.
Enlaces externos
Nuestro otro producto:
