Realización de un sistema inalámbrico utilizando un controlador de amplificador de potencia de RF

En la actualidad, los controladores de alto voltaje / alta potencia de RF de modulación de ancho de pulso y 8Vpp se pueden realizar sobre la base de la tecnología CMOS de 1.2V 65nm. Dentro del rango de frecuencia de funcionamiento de 0.9 a 3.6 GHz, el chip puede proporcionar una oscilación de salida máxima de 8.04 Vpp a una carga de 50 Ω a un voltaje de funcionamiento de 9 V. Esto permite que los controladores CMOS se conecten directamente y controlen transistores de potencia como LDMOS y GaN. La máxima resistencia de este controlador es 4.6Ω. El rango de control del ciclo de trabajo medido a 2.4 GHz es del 30.7% al 71.5%. Mediante el uso de un nuevo dispositivo MOS de extensión de drenaje de capa delgada de óxido, el controlador puede lograr una operación confiable de alto voltaje, y este nuevo dispositivo no requiere costos adicionales cuando se implementa con tecnología CMOS.

Las radios de comunicación portátiles inalámbricas modernas (incluidos los amplificadores de potencia (PA) de radiofrecuencia (RF)) se implementan en CMOS submicrónicas profundas. Sin embargo, en los sistemas de infraestructura inalámbrica, debido a la necesidad de mayores niveles de potencia de salida, es necesario lograr RF PA a través de LDMOS de silicio o tecnologías híbridas (como GaA y GaN más avanzadas). Para la próxima generación de sistemas de infraestructura reconfigurables En otras palabras, el modo de conmutación PA (SMPA) parece proporcionar la flexibilidad y el alto rendimiento necesarios para los transmisores multimodo multibanda. Sin embargo, para conectar los transistores de alta potencia utilizados en el SMPA de la estación base a todos los módulos CMOS digitales del transmisor, se requiere un controlador CMOS RF de banda ancha capaz de generar una oscilación de alto voltaje (HV). Esto no solo puede lograr un mejor rendimiento del transistor de alta potencia, sino que también puede usar directamente el procesamiento de señales digitales para controlar la forma de onda de pulso de entrada SMPA requerida, mejorando así el rendimiento general del sistema.

Desafío de diseño

La capacitancia de entrada de LDMOS o GaN SMPA suele ser de varios picofaradios y debe ser impulsada por una señal de pulso con una amplitud superior a 5 Vpp. Por lo tanto, el controlador SMPA CMOS debe proporcionar potencia de RF de alto voltaje y de nivel de vatios. Desafortunadamente, el CMOS submicrónico profundo plantea muchos desafíos para la realización de amplificadores y controladores de alto voltaje y alta potencia, especialmente el voltaje operativo máximo extremadamente bajo (es decir, voltaje de ruptura bajo causado por problemas de confiabilidad) y pasivos pasivos con grandes pérdidas. Dispositivos (por ejemplo, para transformación de impedancia).

Soluciones existentes

No existen muchos métodos para implementar circuitos de alto voltaje. Se pueden usar soluciones técnicas (como el óxido de múltiples puertas) que pueden realizar transistores de tolerancia de alto voltaje, pero el costo es que el proceso de producción es costoso y se deben agregar máscaras y pasos de procesamiento adicionales al proceso CMOS de línea de base, por lo que esto La solución no es la ideal. Además, para aumentar de manera confiable la tolerancia de alto voltaje, se puede usar un esquema de circuito que use solo transistores de línea base estándar (usando dispositivos de óxido delgado / grueso). En el segundo método, el apilamiento de dispositivos o los cátodos en serie son los ejemplos más comunes. Sin embargo, la complejidad y el rendimiento de la RF tienen grandes limitaciones, especialmente cuando el número de dispositivos de cátodo (o apilados) conectados en serie aumenta a 2 o más. Otra forma de implementar circuitos de alto voltaje es usar transistores de efecto de campo de drenaje extendido (EDMOS) en la tecnología CMOS de línea base como se describe en este artículo.

Nueva solución

El dispositivo de extensión de drenaje se basa en tecnología de cableado inteligente, que se beneficia de la realización de dimensiones muy finas en las regiones ACTIVE (silicio), STI (óxido) y GATE (polisilicio), y el uso de líneas base sin costos adicionales Submicrón profundo La tecnología CMOS realiza dos transistores de tolerancia de alto voltaje, PMOS y NMOS. Aunque el rendimiento de RF de estos dispositivos EDMOS es en realidad menor en comparación con los transistores estándar que utilizan este proceso, aún se pueden usar en todo el circuito de alto voltaje debido a la eliminación de importantes mecanismos de pérdida asociados con otros circuitos equivalentes de AT (como cátodos en serie ) Para lograr un mayor rendimiento general.

Por lo tanto, la topología del controlador CMOS de alto voltaje descrita en este artículo utiliza dispositivos EDMOS para evitar el apilamiento de dispositivos. El controlador RF CMOS adopta dispositivos EDMOS de capa delgada de óxido y se fabrica a través de un proceso CMOS de línea base de baja potencia de reserva de 65 nm, y no se requieren pasos o procesos de máscara adicionales. Para PMOS y NMOS, el fT medido en estos dispositivos excede los 30GHz y 50GHz, respectivamente, y su voltaje de ruptura está limitado a 12V. Los controladores CMOS de alta velocidad han logrado sin precedentes una oscilación de salida de 8Vpp hasta 3.6GHz. Un SMPA basado en banda prohibida tan amplia proporciona conducción.

La figura 1 es un diagrama esquemático de la estructura del controlador aquí descrito. La etapa de salida incluye un inversor basado en EDMOS. Los dispositivos EDMOS pueden ser controlados directamente por transistores estándar de baja tensión y alta velocidad, lo que simplifica la integración de la etapa de salida y otros circuitos CMOS digitales y analógicos en un solo chip. Cada transistor EDMOS es impulsado por un búfer cónico (búfer A y B en la Figura 1) implementado por 3 etapas de inversor CMOS. Los dos búferes tienen diferentes niveles de CC para garantizar que cada inversor CMOS pueda funcionar de manera estable a un voltaje de 1.2 V (limitado por la tecnología, es decir, VDD1-VSS1 = VDD0-VSS0 = 1.2 V). Para utilizar diferentes voltajes de suministro de energía y permitir la misma operación de CA, los dos búferes tienen exactamente la misma estructura y están integrados en una capa de Deep N-Well (DNW) separada. La oscilación de salida del controlador está determinada por VDD1-VSS0, y cualquier valor que no exceda el voltaje de ruptura máximo del dispositivo EDMOS se puede seleccionar a voluntad, mientras que la operación del controlador interno permanece sin cambios. El circuito de cambio de nivel de CC puede separar la señal de entrada de cada búfer.

Figura 1. Diagrama esquemático del circuito de control RF CMOS y las formas de onda de voltaje correspondientes.

Otra función del controlador CMOS es controlar el ancho de pulso de la onda cuadrada de salida, que se realiza mediante modulación de ancho de pulso (PWM) a través de la tecnología de polarización de puerta variable. El control PWM ayuda a lograr funciones de ajuste y sintonización, mejorando así el rendimiento de los dispositivos SMPA avanzados. El nivel de polarización del primer inversor (M3) de los búferes A y B puede subir / bajar la señal de entrada RF sinusoidal con referencia al umbral de conmutación del propio inversor. El cambio del voltaje de polarización cambiará el ancho del pulso de salida del inversor M3. Luego, la señal PWM se transmitirá a través de los otros dos inversores M2 y M1 y se combinará en la etapa de salida (EDMOS) del controlador de RF.